Gestion des dépendances des fichiers headers dans un Makefile

Bonjour,

J'ai fait un petit programme de test avec son Makefile associé et je n'arrive pas à gérer les dépendances entre les fichiers .c et les fichiers .h
Dans mon programme, main.c dépend de hello.h donc j'ai ajouté la ligne suivante dans le Makefile:
main.o: hello.h
Lorsque je modifie hello.h et que je recompile, rien ne se passe car il estime qu'il n'y a aucune modification.

Voici mon Makefile:

CC=gcc
SUBDIR=/home/utilisateur/dev/test
CFLAGS=-Wall -I$(SUBDIR)/inc
LDFLAGS=
SRC= $(wildcard $(SUBDIR)/src/*.c)
OBJ= $(SRC:.c=.o)
EXEC=hello

all: $(EXEC)

$(EXEC): $(OBJ)
@$(CC) -o $@ $^ $(LDFLAGS)

main.o: hello.h

%.o: %.c
@$(CC) -o $@ -c $< $(CFLAGS)

Pouvez-vous m'éclairez svp?
Merci d'avance.

Tu ne dépend pas de main.o, ce n'est pas ton problème ?

$(EXEC): $(OBJ) main.o
@$(CC) -o $@ $^ $(LDFLAGS)

________________________________________________________________________
Historique de mes créations, et quelques articles:
http://0217021.free.fr/portfolio
Merci d'utiliser Réponse acceptée si un post répond à votre question

Merci pour ta réponse mais cela ne règle pas mon problème.
En effet, l'instruction "OBJ= $(SRC:.c=.o)" rempli OBJ avec tous les noms de fichier.c en les transformant en .o
Ainsi, OBJ contient main.o et hello.o
Je souhaiterais que lorsque je modifie hello.h, le fichier "main.c" (le hello.c également en fait, j'ai oublié de le mentionner) soit recompilé.

Ca marche!!
J'avais déjà essayé avec la méthode gcc -MM mais sans succès car il y avait une ou 2 erreurs dans mon Makefile.
J'ai enfin réussi grâce à ton exemple pour le mini-compilateur.

Merci beaucoup pour ton aide!